新闻

鉴于目前国内半导体封装基板的格局，以及宏锐兴自身十几年的封装基板制造经验、上下游供应链的支持，宏锐兴公司从7月正式进军FCBGA封装基板的研发制造，为2024 2025年实现SAP工艺量产打下基础。

 

FCBGA有机基板，是指应用于倒装芯片球栅格阵列封装的高密度IC封装基板。FCBGA有机基板的基础——build-up（积层）基板技术，最初诞生时被IBM应用于笔记本电脑，以作为板级封装基板，在较小的空间内承载大量电子元器件。由于build-up基板优秀的电学性能和低廉的制造成本，它开始取代陶瓷基板，被应用于倒装芯片封装领域。之后，英特尔逐渐推动这项技术的成熟化和标准化，在其整个CPU产品线中使用build-up基板。近年来，AI、5G和大数据等技术的蓬勃发展使得市场对高性能CPU、GPU、FPGA以及网络路由器/转换器用ASIC等器件的需求陡增，大尺寸FCBGA封装基板产能十分紧缺。由于FCBGA基板具有层数多、面积大、线路密度高、线宽线距小以及通孔、盲孔孔径小等特点，其加工难度远大于FCCSP封装基板。目前，FCBGA封装基板产业主要集中在中国台湾、日本和韩国等国家和地区，如三星、南亚、欣兴、京瓷、景硕等公司，中国大陆能生产FCBGA封装基板的企业几乎为零，因此大陆FCBGA基板行业仍有很大发展空间。

 

FCBGA封装基板通常以日本味之素生产的味之素积层介质薄膜（Ajinomotobuild-upfilm，ABF）作为积层绝缘介质材料，采用半加成法（semi-additiveprocess，SAP）制造，近年来，中国大陆也逐渐冒起ABF替代的制造商，也为中国大陆攻克FCBGA封装基板制造提供了更好的材料支撑。ABF材料是一种低热膨胀系数、低介电损耗的热固性薄膜，其易于加工精细线路、机械性能良好、耐用性好的特性，使它成为FCBGA封装基板的标准积层介质材料。高密度大尺寸FCBGA封装基板的研究方向主要有ABF材料工艺、薄型FCBGA封装基板和细线路加工工艺等。

 

FCBGA 基板关键技术

FCBGA基板技术不同于普通基板。首先，随着数据处理芯片的尺寸增加到70 mm×70 mm，配套的FCBGA基板从80 mm×80 mm向110 mm×110 mm的更大尺寸过渡。其次，面向高密度互连的需求，基板增层[指在芯板（Core）两侧的增层布线层，不包含芯板上的两层线路]的数量将从10层增加到18层甚至更多。同时，为实现高密度布线，线宽/线间距将减小到5 μm/5 μm以下。综上，FCBGA基板具有超大尺寸、高叠层和精细线路3个方面的特点。超大尺寸和高叠层在基板工艺上的突出表现为翘曲增加，同时线路节距减少，需要新的基板材料、新工艺和新结构形式的引入，所以FCBGA基板关键技术的研究主要包括精细线路技术、翘曲控制技术和局部增强技术3个方面。

 

2.1 精细线路技术

精细线路的主要载体为具有低粗糙度表面的绝缘介质，常规选用工艺为半加成工艺（SAP），该工艺主要考察介质材料与金属种子层间结合力的控制问题，结合力的强弱对精细线路的附着起到决定性作用。因此，针对上述关键因素进行重点介绍，包括增层介质材料、工艺方法和结合力控制技术3个方面。

 

2.1.1增层介质材料

基板的增层介质材料有多种，包括双马来酰亚胺三嗪（BT）树脂、半固化片（PP）、涂树脂铜箔（RCC）、光敏绝缘材料和味之素增层膜（ABF）等。

PP由玻纤布和树脂构成，其表面的粗糙度来自压合时的铜箔毛牙，超低粗糙度的铜箔表面平均粗糙度在0.5 μm以上，通常在改良半加成工艺（MSAP）中用于制作15 μm以上的线路。受到玻纤束经纬交织的影响，盲孔的成孔直径在65 μm以上。RCC是在铜箔表面涂覆树脂，其粗糙度同样来源于铜箔，因其不含玻纤或填料，受温湿度影响的涨缩比较大，不适合用于大尺寸、高叠层基板的制作；光敏绝缘材料由树脂、填料和感光溶剂等组成，通过光刻工艺可实现小于25 μm的超小盲孔，但在使用中其表面的种子层通常需要通过半导体工艺沉积，工艺兼容性相对较差。ABF是一种由高分子树脂、硅微粉和溶剂等物质混合形成的复合薄膜材料，通过除胶工艺控制其表面粗糙度（通常小于0.4 μm），采用常规基板工艺即可以直接镀铜，形成线宽/线间距不大于15 μm/15μm的精细线路。因为填料采用均匀分布的平均直径不大于0.5 μm的硅微粉，可以实现孔径为25～30 μm的高密度盲孔。总的来说，相比于其他增层介质，ABF具有易于加工和较高的工艺兼容性等特点，因此被广泛用作FCBGA基板的增层介质材料。

 

为了满足高密度布线、高速传输和高叠层基板低翘曲的需求，ABF的物性不断提升，从GX系列到GL系列，随着硅粉填料的质量分数从38%增加到72%，热膨胀系数（CTE）从46×10-6·℃-1降低到20×10-6·℃-1,减小一半以上；杨氏模量从4 GPa提高到13 GPa，介电损耗降低4倍。当介质表面的粗糙度较大时，图形电镀中有渗镀风险，在细线路的底部易形成微短或短路，不利于细线路的线形控制。随着线路节距的缩小，介质表面的粗糙度也相应减小，因此，ABF中硅微粉的平均直径从0.5 μm下降到0.1 μm时，相应的表面粗糙度从400 nm下降到100 nm及以下。

 

2.1.2SAP工艺

精细线路通常选用SAP工艺实现，SAP与MSAP工艺流程如图2所示，SAP工艺是将内层基板做超粗化处理以增强介质和下层金属线路间的结合力，在基板两面贴增层介质，通过真空压膜和镜面钢板整平获得均匀覆盖在基板表面的介质层，激光钻孔后对介质表面做除胶工艺处理，清除钻孔产生的残渣并形成均匀的、纳米尺度的粗糙表面，在孔内及介质表面沉积疏松的化铜层，再经过图形发生（包括贴膜、曝光、显影工艺）和图形转移（包括图形电镀、剥膜和闪蚀）等一系列工艺形成增层线路。

 

SAP和MSAP的最大区别在于绝缘介质上的种子层。SAP中绝缘介质表面的种子层是通过化铜工艺沉积厚度约为1 μm、比电解铜疏松的化学铜，而MSAP中绝缘介质表面的种子层是和介质一起压合的电解铜箔（厚度为2~3 μm）。由于闪蚀药水的蚀刻选择性，超薄又疏松的化铜层比电解铜更易去除，更利于实现高密度线路。但如果种子层与介质间的结合力弱，细线路在剥膜、闪蚀及超粗化处理等工艺中经过多次有压力的药液冲击，会出现飞线、掉线等不良现象，尤其对于大尺寸基板上长度为几十毫米的长距精细线路来说，其掉线现象会非常严重。所以SAP工艺的核心技术，也是通过使用无铜箔增层介质材料实现精细线路的前提条件，即控制化铜层与介质材料间的结合力。

（a）SAP工艺流程

（b）MSAP工艺流程

图2 SAP与MSAP工艺流程

 

2.1.3结合力控制技术

增层介质材料作为隔离上下两层金属线路的绝缘层，若其与下层线路的结合力弱，多层基板易在制备过程或可靠性测试中，因温度、湿度等环境条件的变化出现爆板、分层等不良情况。若其与上层金属的结合力弱，则在图形发生和转移工艺中就会出现线路倒伏、剥落，无法完成多层基板的制作。

 

通过对线路做超粗化处理来实现介质材料与下层线路的良好结合，采用粗化药水对铜晶界进行有选择性的刻蚀，在铜晶粒表面形成独特的凹凸形状，超粗化的电镀铜表面如图3所示，可以在控制对精细线路的蚀刻量的同时，提高线路铜和树脂间的物理结合力。然后在超粗化的铜表面增加有机膜，利用有机膜、铜及树脂间的共价键可以提高线路铜和树脂间的化学结合力。

图3超粗化的电镀铜表面

 

介质材料与上层线路结合力的控制涉及一系列工艺，包括材料的回温取用时间、压合参数、固化条件、除胶工艺，需根据材料的物化性质和固化机理的不同，优化介质材料使用时的全套工艺参数。其中除胶工艺决定了介质表面的最终处理状态，包含3个步骤：1）蓬松，打散高分子树脂中的C—C键，降低键能，形成蜂窝状结构，使树脂易受高锰酸盐蚀刻液咬蚀；2）除胶，利用碱性高锰酸盐蚀刻溶液除去内层钻污，清洁孔壁并且粗化树脂，形成几百纳米不等的粗糙表面；3）中和，除去除胶段反应的残留物并清洗残留的松散硅微粉。

 

因为设备及药水差异，同种材料的除胶工艺参数差别较大，但最终获得的介质表面状态是一致的。具体表现为树脂和硅微粉均匀分布、纳米级粗糙度的表面形貌，测量结合力的办法参照IPC650相关标准。以GZ系列为例，其中树脂为环氧树脂和氰酸酯树脂，相较于GX系列的环氧和苯酚硬化剂更难刻蚀，并且介质中的硅微粉填料质量占比达到66%。不同除胶工艺铜剥离后的介质表面如图4所示，中科院微电子所研究结果表明，当除胶不足时，介质表面有多处树脂平坦区域，部分较大尺寸的硅微粉剥落，这种形貌时对应的结合力仅为0.15 N/mm，如图4（a）所示；当除胶过量时，表面硅粉剥落的同时有大量硅粉半露在表面，虽然表面的粗糙度增加，但因表面硅粉面积占比较大，这时的结合力仍偏低，只达到0.23 N/mm，若采用玻璃蚀刻剂对硅粉做微蚀处理，在硅粉和树脂间制造空隙即形成“锚定效应”，也可以提高结合力；当除胶适量时，介质表面有树脂和松散硅粉剥落形成的粗糙度，同时表面剩余的硅粉被树脂包裹，或硅粉的大部分体积埋入树脂中，化铜工艺中的催化剂离子钯与树脂的吸附性优于玻璃，利用其优异的吸附性，可以获得化铜层和介质材料的较高结合力（0.4 N/mm以上），满足精细线路工艺对无铜箔增层介质结合力的需求（通常为0.4~0.6 N/mm）。

（a）剥离力为0.15 N/mm

（b）剥离力为0.23 N/mm

（c）剥离力为0.40 N/mm

 

图4 中科院微电子所研究的不同除胶工艺铜剥离后的介质表面

 

2.2翘曲控制技术

翘曲是由于片状结构中不同组成部分间的CTE差异，在制造过程中，各个部分随温度变化涨缩不同，产生的机械应力不同，造成片状结构表面起伏。严重的基板翘曲会导致2个重要的问题：一是严重的翘曲导致无法封装或封装失效，最直接的结果是倒装焊的焊球局部无法与PCB连接，或相邻焊球间发生桥接；二是过大的基板翘曲导致封装后的基板与芯片间存在较大应力，过大的应力导致焊球开裂、芯片开裂等可靠性问题。因材料特性不同，基板翘曲有一定的不确定性，但通过材料及结构的设计也可以实现对翘曲的控制。

 

2.2.1翘曲的不确定性

FCBGA封装基板翘曲是因为铜线路、绝缘树脂以及芯板间CTE失配产生的应力不平衡造成基板形状改变。大部分相关文献都是关于封装后基板的翘曲检测和讨论，对封装前的FCBGA基板翘曲的讨论非常少。由于基板材料中含有大量的高分子材料，而这些材料的物理性质随加工工艺和热处理（比如回流、固化等条件）的差异，参数变化较大，很难得到如同金属一样的一致性。

 

LIN等人对于多家供应商提供的用于叠层封装（POP）的具有相同结构设计的基板（共5种基板），进行了封装前和回流后的翘曲测量数据对比。选用一个12 mm的方形POP封装用基板做设计，其中Core厚度为0.15 mm，采用低CTE材料，通过两层板制作后的基板厚度为0.23 mm。翘曲模式包括内凹、外凸和组合模式3种，如图5所示，通常把内凹称为“笑脸”，外凸称为“哭脸”，对应的翘曲测量数据通常正值为“哭脸”，负值为“笑脸”。5种基板的翘曲测试结果如图6所示。

（a）笑脸

（b）哭脸

（c）组合

图5翘曲模式

 

图65种基板的翘曲测试结果

从图6可以看出：

（1）不同供应商提供的基板翘曲差异超过20 μm；

（2）采用低 CTE Core的所有供应商提供的基板在室温下的翘曲均表现为“哭脸”；

（3）同一供应商采用不同工艺制造的基板，其翘曲存在明显差异；

（4）采用超低CTE的Core的基板与所有供应商提供的样品具有完全不同的翘曲特性，在室温下的翘曲表现为笑脸。不同厂商提供的具有同样的基板结构的产品，其翘曲参数不同，这是翘曲的一种不确定性。

 

基板翘曲的不确定性有以下几个方面的原因。

（1）Core和绝缘层的主要成分是有机树脂。有机树脂在加工过程中，从半固化状态转变成固化状态，分子间并不是完全彻底的结合。在一定的温度下，固化会进一步发生，对基板的物性和翘曲存在影响。不同厂家的基板工艺条件有差异，所以固化后的物性差异导致翘曲不同，物性测试结果表明，经过不同的温度处理，基板材料的物性存在差异。

（2）基板吸湿对于基板翘曲有一定的影响。有机树脂均有一定的吸水率，加工完全的基板在空气中吸收了水汽，水分子在基板中扩散是一个逐渐发生的过程，所以吸收水汽对于基板的翘曲也有影响。基板在封装前需要在一定的温度下烘烤一段时间，就是为了通过烘烤将基板吸收的水汽去除，增加尺寸的稳定性。不同厂家基板的存放时间和存放条件的差异，导致其吸湿程度不同，也会存在翘曲差异。

（3）Core本身具有一定的翘曲。Core本身是由多层玻纤布叠压制成的，玻纤布的经线和纬线的张力不同，叠压时多层玻纤布的经线和经线对齐，纬线和纬线对齐，才可以尽可能地减小Core的翘曲，但在实际加工中是无法实现每层玻璃纤维的经线和纬线完全精准对齐的。

 

2.2.2基板翘曲的控制技术

基板翘曲具有一定程度的不确定性，但翘曲控制仍有一定的规律可循。FCBGA基板的典型材料及其CTE如表2所示，Core、ABF介质材料、铜布线、阻焊材料和图形均是影响翘曲的因素，完整基板的CTE与层数厚度以及铜线路的布线设计等诸多因素有关。

表2FCBGA基板的典型材料和CTE

第一，基板CTE与弹性模量。NAKAMURA等人描述了基板材料的物性对基板翘曲的影响：（1）Core的CTE越小，封装翘曲越小；（2）Core的弹性模量越高，封装翘曲越小；（3）CTE的影响超过弹性模量的影响。Core CTE和弹性模量对封装翘曲的影响如图7所示。

图7Core CTE和弹性模量对封装翘曲的影响

第二，Core的厚度。KOICHI描述了完整基板的CTE和Core厚度的关系，如图8所示。随着Core厚度的增加，多层基板的CTE从20×10-6·℃-1下降到接近16×10-6·℃-1。为降低基板的整体翘曲，采用低CTE材料作为Core，Core采用玻璃纤维增强的树脂结构，其CTE是所有基板材料中最低的。同样的叠层结构，Core厚度增加，Core在整个基板中的厚度占比增大，基板整体的CTE也随之下降。通过增加Core的厚度（如从0.8 mm增加至1.4 mm）来降低翘曲，这一方法在实际的大尺寸FCBGA基板制造中被广泛使用。

图8基板CTE与厚度的关系

第三，结构设计与工艺。FCBGA基板结构如图9所示，由于FCBGA基板都是对称加工的，两侧绝缘层介质均采用同种材料。在保证信号完整性的前提下，设计相对于Core对称的布线层，并且上下布线层的覆铜率保持一致，铜线路分布应尽可能均匀，保证绝缘层树脂厚度一致，形成相对于Core对称分布的线路和绝缘层结构。在此前提下，基板制造工艺的一致性尤为重要，如图形掩模工艺中的曝光和显影对干膜线宽/线间距的控制，图形电镀工艺中铜线路的高度，压合工艺中的介质压合厚度及闪蚀工艺中铜线路图形闪蚀的均匀性等，并且在多层板的制造过程中保持一致的工艺控制和最短时间的工艺衔接。对称的两层是同时加工完成的，对称两层的布线和绝缘层具有相同的CTE，与Core间形成的热失配、产生的机械应力互相平衡，可以最大幅度地降低翘曲。

图9FCBGA基板结构

总之，材料选择的匹配和结构设计的对称，对称结构制造的一致性，增层与内层结构间达到应力平衡，是减小FCBGA基板翘曲的关键。

2.3局部增强技术

随着器件工作频率、互连密度的增高，电互连延迟以及损耗已经成为越来越突出的问题。同时，在集成数量增大、密度增高的应用需求下，面对芯片高密度互连接口和板级工艺的尺寸差距及性能提升要求，业界的解决方法主要分为3个方向：（1）将芯片引脚进行扇出以适应更大尺度的连接，如晶圆级扇出再分配；（2）寻求中间转接结构，如含硅通孔的转接板；（3）开发更细线宽/线间距、更小互连直径与截距的工艺路线，研发更高性能、更高工艺适应性的材料，如日本Shinko开发的顶层细线路基板（i-THOP）。上述3种方案在研发方面均有优势较为突出的样品及可靠性验证报道，但在市场需求与成本管控的冲突下，硅转接板与板级细线路开发在多种产品应用中遇到瓶颈，因此需要开辟一条可实现低成本、高密度集成的新路径。

英特尔的嵌入式多芯片互连桥（EMIB）技术将后两个方向进行了优势互补，舍弃了难度大、成本高的硅通孔技术，保留硅转接板中的细线路，使之成为硅桥结构，并通过增层技术将其埋置于基板中，将硅桥上引出的窄节距焊盘和2颗倒装芯片上的微凸点键合互连，基板上的宽节距焊盘和倒装芯片上的可控塌陷芯片连接（C4）凸点键合互连。硅桥分担了芯片间的通信，信号与地则可排布在基板布线层中，一方面在硅桥上实现了低损耗、高密度的高速互连，另一方面分担了增层布线压力，降低基板细线路、叠孔等的加工难度，减少多层板加工的翘曲问题。如此巨大的优势使得这一技术迅速被业内认可，业界围绕硅桥与基板开展了一系列研究。2015年，英特尔的EMIB技术被应用于Stratix 10产品中，其取代硅转接板实现了基板与多个高带宽存储器（HBM）的集成，实现焊盘节距为55μm，互连密度达256~625/mm，英特尔EMIB产品如图10所示。自此，硅桥逐渐成为各大研究机构及公司探索高密度互连、系统化异质集成的主要路径之一。

（b）倒装芯片上的C4凸点与微凸点

（c）EMIB结构示意图

图10英特尔EMIB产品

IBM提出一种直接键合异质集成（DBHi）的方法，将硅桥和2颗芯片分别通过小直径铜柱键合，在完成布线后的基板特定区域的表面挖槽，再将键合好的硅桥和芯片整体表贴到基板的槽体内，基板上的焊盘和倒装芯片通过大直径可控塌陷焊球分别进行键合，实现了硅桥与基板通过异质异构接口同步与应用芯片的集成，IBM的DBHi结构如图11所示。单层I/O密度最高达到400个，在5 GHz频率下，其损耗低于1.5 dB。

图11IBM的DBHi结构

最近，中国科学院微电子所设计研发的硅桥可实现单边互连带宽为2.7 Tbit·s-1·mm-1，并成功将其集成于基板中。图12为IME甚高密度互连埋入（UHDIE）基板样品剖面图，该基板在40 GHz频率下的插入损耗测试中，插入损耗降低至2.0 dB，串扰为21dB，其单通道传输速率达40 Gbit/s。嵌入式硅桥技术需要硅桥和基板2种技术的密切联合互动。通过开腔和层压技术将硅桥埋置于板内的技术挑战主要来自精准贴片、大小孔同步填实与小节距引出结构加工等工艺。微电子所实现了50 μm的硅桥焊盘全引出的8层板加工，其中同步镀孔的直径差达90 μm。

图12IME UHDIE基板样品剖面

嵌入式硅桥技术仍然存在着一些挑战。在性能指标上，国际上嵌入式硅桥技术的单边互连吞吐带宽在AIB接口的标准下发展，然而目前AIB接口的单通道速率仅为2 Gbit/s，单边吞吐量为504 Gbit·s-1·mm-1。新推出的UCle2.0接口，希望通过当今45 μm凸点间距的先进封装技术将芯片的单边吞吐带宽提升到1.3 Tbit·s-1·mm-1。芯片间的带宽吞吐量的发展是不间断、无上限的，因此如何尽可能地提高芯片的带宽是目前嵌入式硅桥技术面临的一大指标挑战。在结构上，以EMIB为代表的嵌入式硅桥技术在国际上已经得到了应用，但是目前的EMIB技术还主要局限在2个芯粒（Chiplet）为一组的边到边的互连。随着芯粒个数的增加，芯粒间互连需求的增加，硅桥的个数会成倍地增长，这种增长带来的大数量硅桥埋入又增加了工艺难度。

03

FCBGA基板技术展望

在材料方面，对于大尺寸系统级芯片（SoC）封装来说，FCBGA基板的CTE需要更低，才能保证大尺寸芯片封装的可靠性。ABF材料进一步降低CTE的难度很大，BT材料的半固化片的CTE可以达到1×10-6·℃-1~3×10-6·℃-1，作为堆积的绝缘材料在降低FCBGA基板整体CTE方面会做出重要贡献。未来更大尺寸的SoC封装中，采用PP半固化作为介质绝缘层，替代ABF或和ABF同时使用以降低CTE及基板翘曲、提高封装的可靠性，是可选的技术路径之一。未来的FCBGA基板在高密度布线方面，线宽/线间距在7µm/7µm水平上将持续相当长的一段时间，除非ABF作为增层核心材料这一状况发生改变。如果液态绝缘树脂在FCBGA基板上能够大规模应用，最小线宽/线间距会进一步降低到5µm/5µm，甚至有可能达到2µm/2µm。液态树脂绝缘材料与现有的基板制造技术相距甚远，因其环保及材料利用率等问题，被基板制造商接受还有一定的距离。光敏绝缘材料可实现小盲孔，对于提高布线密度有帮助。但是，如果光敏树脂不能摆脱树脂+颗粒填充物的体系，提高布线密度，其达到高良率也是非常困难的。

在结构方面，EMIB基板大量用于芯粒封装。相比硅转接板，其具有低成本的技术优势，而且可降低FCBGA基板层数，未来在三维异质集成封装中会有大量的应用。由于硅桥的设计和制造并非现有基板厂的工作内容，必须有强有力的封装设计和基板设计能力，同时还要有代工厂的支持才能实现。目前，基板厂需要和终端用户紧密配合，才能完成芯片+硅桥+EMIB基板的整体设计；长远来看，基板厂需要建立自己完善的封装设计团队，否则，制造EMIB的基板厂只能服务于那些头部设计公司。目前已经有多种利用硅桥进行局部增强布线的封装方式，未来在FCBGA基板中嵌入全新的硅桥封装也是值得期待的。

在市场方面，近几年随着全球数据需求的迅速增加，网络和数据中心得到迅速发展。数据处理、数据传输和数据存储都对芯片的要求越来越高，SoC芯片的功能越来越复杂，尺寸越来越大。尽管如此，SoC的技术进步仍然满足不了数据处理芯片的性能要求，人们开始采用Chiplet技术，通过三维异质集成来提高系统级封装的性能，满足数据处理快速增长的需求。FCBGA基板的尺寸越来越大，在一个基板上放置的芯片数量越来越多，基板的层数也越来越多，大尺寸、高叠层的FCBGA基板已经成为目前基板市场中增长最快的产品。2019—2022年，FCBGA基板市场的年平均增长率超过27%，呈现出爆发式增长态势。FCBGA基板已经成为目前封装市场上最为抢手的高端产品。全球的FCBGA基板市场出现一板难求的现象，基本的交货期通常超过一年。需求小的客户无法得到基板厂的支持，而头部企业动辄包下整个基板厂的产能。FCBGA基板的制造商主要集中在日本、韩国和中国台湾地区，三地的高端基板制造商近年来纷纷扩产，预计2025年前后FCBGA基板市场的缺货情况会有所缓解。

总之，FCBGA基板作为高端芯片封装的载体，因其良好的可加工性能，无论现在还是未来，在高端芯片封装领域都起到非常重要的作用。随着材料科学的进步，未来FCBGA基板技术会有进一步的发展。